Budapest, Ungarn (ots\/PRNewswire) – Neueste Version der aiWare3 Hardware IP umfasst deutlich verbesserte Host-CPU-Entlastung, niedrigere Speicherbandbreite und aufger\u00fcstete SDK-Tools, um skalierbare L\u00f6sungen bis zu 100+ TOPS mit geringerem Stromverbrauch und niedrigen Latenzzeiten zu erm\u00f6glichen. AImotive, einer der weltweit f\u00fchrenden Anbieter von modularen Technologien f\u00fcr automatisiertes Fahren, gab bekannt, dass die Auslieferung der neuesten Version seiner hochgelobten Hardware-Inferenzmaschine IP namens aiWare3 NN (Neurales Netzwerk) in K\u00fcrze startet. Der aiWare3P IP-Core beinhaltet neue Funktionen, die f\u00fcr erheblich verbesserte Performance, niedrigeren Energieverbrauch, gr\u00f6\u00dfere Host-CPU-Entlastung und ein einfacheres Layout f\u00fcr gr\u00f6\u00dfere Chip-Designs sorgen. „Unser produktionsbereites aiWare3P-Release vereint alles in sich, was wir \u00fcber die Beschleunigung von neuralen Netzwerken f\u00fcr visionsbasierte automotive KI-Inferenzanwendungen wissen“, sagte Marton Feher, Senior Vice President f\u00fcr Hardware-Engineering bei AImotive. „Wir verf\u00fcgen jetzt \u00fcber eine der effizientesten und \u00fcberzeugendsten L\u00f6sungen f\u00fcr NN-Beschleunigung zur Volumenproduktion von L2\/L2+\/L3 KI.“ Jeder aiWare3P Hardware IP-Core bietet bis zu 16 TMAC\/s (>32 TOPS) bei 2 GHz, mit Multi-Core- und Multi-Chip-Implementierungen, die bis zu 50+ TMAC\/s (>100 INT8 TOPS) liefern k\u00f6nnen. Der Core ist f\u00fcr erweiterten Arbeitstemperaturbereich gem\u00e4\u00df AEC-Q100 konzipiert worden und schlie\u00dft eine Reihe von Funktionen ein, mit denen Nutzer ASIL-B und h\u00f6here Zertifizierungen erreichen k\u00f6nnen. Zu den zentralen Verbesserungen geh\u00f6ren: – Erweiterte On-Chip-Datenwiederverwendung und -bewegung, Terminierungsalgorithmen und externes Management der Speicherbandbreite – Verbesserungen sichern ab, dass 100 % der meisten NNs innerhalb des aiWare3P Core abgearbeitet werden, ohne ein Eingreifen der Host-CPU – Ein Spektrum von Upgrades reduziert die Anforderungen an externer Speicherbandbreite – Fortschrittlichste Kreuzkupplungen zwischen C-LAM-Konvolutionsmaschinen und F-LAM-Funktionsmaschinen – Physische, auf Kacheln basierende Mikroarchitektur, die f\u00fcr eine einfachere physische Implementierung von gro\u00dfen aiWare Cores sorgt – Logisches, auf Kacheln basierendes Datenmanagement, das eine effiziente Arbeitslast-Skalierung bis zum Maximum von 16 TMAC\/s je Core erm\u00f6glicht – Erheblich verbessertes SDK, einschlie\u00dflich Compiler und neuer Performance-Analysewerkzeuge Die aiWare3P Hardware IP wird in den Produktionsl\u00f6sungen L2\/L2+ eingesetzt sowie in Studien zu hochentwickelten heterogenen Sensoranwendungen. Zu den Kunden geh\u00f6ren Nextchip f\u00fcr ihren bevorstehenden Apache5 Imaging Edge Processor und ON Semiconductor f\u00fcr ihr Kooperationsprojekt mit AImotive, um die hochentwickelten heterogenen Sensor-Fusionsm\u00f6glichkeiten zu demonstrieren. Im Rahmen der Unternehmensverpflichtung f\u00fcr offenes Benchmarking unter Verwendung von genau kontrollierten Benchmarks, die reale Anwendungen widerspiegeln, wird Almotive eine vollst\u00e4ndige Aktualisierung basierend auf dem aiWare3P IP Core in den \u00f6ffentlichen Benchmark-Ergebnissen im ersten Quartal 2020 ver\u00f6ffentlichen. Die aiWare3P RTL wird ab Januar 2020 ausgeliefert. Imre Dozsa CMO Daniel M Seager-Smith imre.dozsa@aimotive.com Marketing Manager daniel.seager@aimotive.com Pressekontakt: e: Logo – https:\/\/mma.prnewswire.com\/media\/777482\/ai_motive_landscape_lo go_Logo.jpg Weiteres Material: https:\/\/www.presseportal.de\/pm\/136833\/4474426 OTS: AImotive Original-Content von: AImotive, \u00fcbermittelt durch news aktuell<\/p>\n